## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-079069

(43) Date of publication of application: 22.03.1996

(51)Int.CI.

H03L 7/099

H03B 5/08

(21)Application number: 06-214742

.....

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


08.09.1994

(72)Inventor: MORI KAZUHIRO

#### (54) VCO CIRCUIT AND PLL CIRCUIT

### (57)Abstract:

PURPOSE: To adjust electrically the relation between a control voltage and an oscillating frequency by connecting a voltage varactor element in parallel with a capacitive element being one component of a clap circuit. CONSTITUTION: A capacitor means C32 is connected in parallel with a capacitor C3 of a clap circuit type voltage controlled oscillator (VCO). AD/A converter 2 outputs a prescribed DC adjustment voltage VD2 based on data outputted from a control section 1. A capacitor C5 and a variable capacitance diode CVD2 are connected in parallel with the capacitor C3. The relation between a control voltage VD1 and an oscillating frequency f0 is moved nearly in parallel by changing the adjustment voltage VD2 applied to the variable capacitance diode CVD2. Thus, the dispersion in the relation between the control voltage VD1 and the oscillating frequency f0 due to dispersion in components of the oscillator is adjusted by the adjustment voltage VD2 applied to the variable capacitance diode CVD2.



## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-79069

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

H03L 7/099

H03B 5/08

A 8321-5J

庁内整理番号

H03L 7/08

F

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出顯番号

特願平6-214742

(71)出願人 000006013

三菱電機株式会社

(22)出願日

平成6年(1994)9月8日

東京都千代田区丸の内二丁目2番3号

(72)発明者 森 和広

尼崎市塚口本町8丁目1番1号 三菱電機

株式会社通信機製作所内


(74)代理人 弁理士 高田 守 (外4名)

#### (54)【発明の名称】 VCO回路及びPLL回路

#### (57)【要約】

【目的】 VCO回路の制御電圧と発振周波数の関係を 電気的に調整できるようにして、VCO回路の製造歩留 を向上する。

【構成】 VCO回路の共振子を構成する誘導素子し, に直列に接続されたコンデンサC」に電圧可変型容量素 子Cvoxを直列もしくは並列に接続し、電圧可変容量素 子Cvozの陰極に調整電圧Vozを印加するようにした。



【特許請求の範囲】

【請求項1】 クラップ回路の共振周波数を可変とする 第1の電圧可変容量素子を備えたVCO回路において、 前記クラップ回路の構成要素の一つである誘導素子と直 列に接続された容量素子に直列又は並列に接続され、前 記第1の電圧可変容量素子へ印加する制御電圧と前記ク ラップ回路の共振周波数との関係のばらつきを調整する 調整電圧が印加される第2の電圧可変容量素子を具備し たことを特徴とするVCO回路。

【請求項2】 第2の電圧可変容量素子に調整電圧を印 10 加する直流電圧発生手段を具備したことを特徴とする請 求項第1項に記載のVCO回路。

【請求項3】 請求項第1項に記載のVCO回路と、基 準周波数を発信する基準周波数発振器と、前記基準周波 数を分周する固定分周器と、前記VCO回路の発振周波 数を分周する可変分周器と、この可変分周器により分周 された周波数と前記固定分周器により分周された周波数 の位相を比較する位相比較器と、この位相比較器の出力 を平滑した制御電圧を前記VC〇回路の第1の電圧可変 容量素子に印加するフィルタと、当該PLL回路本体と は別に設けられた外部制御装置から指示された前記VC 〇回路が発振すべき周波数と前記フィルタが出力した制 御電圧とを比較して前記VC〇回路の第2の電圧可変容 量素子に印加すべき調整電圧を出力する調整回路を備 え、前記VCO回路の発振周波数を前記外部装置から指 示された周波数に近づけることを特徴とするPLL回

【請求項4】 調整回路は、VCO回路が発振周波数範 囲の中間付近の周波数を発振する場合に、フィルタの出 となるように調整電圧を出力することを特徴とする請求 項第3項に記載のPLL回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、VCO(Voltag e Controlled Oscillator)回 路の製造時の周波数調整及びPLL (Phase Lo cked Loop)回路に組み込まれたVCO回路の 周波数調整に関するものである。

[0002]

 $f_0 = \frac{1}{2\pi\sqrt{L \cdot C}}$ 

【0007】バリキャップCvoiの容量値は、印加され る制御電圧V。」により決まる。すなわち、バリキャップ Cv., は印加される逆電圧が大なる時に小なる容量値と 50 される制御電圧V., の値により変化する。

なり、印加される逆電圧が小なる時に大なる容量値とな る。従って、発振周波数f。はコントロール端子に印加

\*【従来の技術】図11は「高周波回路の設計と実装」

(日本放送出版協会)のP144に示されたクラップ回 路の原理を説明する回路図である。この回路はコンデン サC, C, C, C, インダクタンスL, からなるLC 共振回路を構成し、その共振周波数f。はおむね数1で 表すことができる。

[0003] 【数1】  $f_0 = \frac{1}{2\pi\sqrt{L_1 C}}$  $227 C = \frac{C_{1} \cdot C_{2} \cdot C_{3}}{C_{1}C_{2} + C_{2}C_{3} + C_{3}C}$ 

【0004】図12は従来のクラップ回路型の電圧制御 型発振器(以下VCOと称す)の回路図である。図にお いて、 $R_{\star}$  ,  $R_{\bullet}$  ,  $R_{c}$  はトランジスタT , のパイアス を決める抵抗、C1, C2, C3, C4 は共振回路を構 成するコンデンサ、Cvo1 はバリキャップダイオードで 20 あり、コントロール端子に印加される制御電圧V。」によ り容量値が変化する。L、は誘導素子であり共振回路の 主要構成要素の一つである。C、は出力取り出し用のコ ンデンサであり通常発振周波数f。に対して極めて大き いインピーダンスとなるように設定されている。C。は 発振周波数に対して十分低インピーダンスとなるように 設定されたコンデンサ、R。はノイズ低減用の抵抗であ る。L、はコントロール端子電圧V。の入力端をハイイ ンピーダンスとするためのコイルである。図12に示す VCOの発振周波数 f。は主にコンデンサ $C_1$ ,  $C_2$ , 力する制御電圧がVC〇回路の制御電圧範囲の中間付近 30 С,, С, 及びバリキャップダイオードС、。, と誘導素 子し、により決定される。

> 【0005】図13は図12の発振に主に寄与する部分 を取り出して表現した回路図であり、発振周波数f。は コンデンサC,,C,,C,,C,,バリキャップダイ オードCvo,,,誘導素子L,の値により生ずる共振周波 数できまる。図14は図13の共振にかかわる部分を示 した回路図である。したがって、図12の発振周波数f 。はおおむね数2で表すことができる。

[0006]

\*40 【数2】

3 【0008】誘導素子し、は、発振する周波数、VCO

に要求される規格等により、コイル、マイクロストリップライン、誘電体共振子、SAW(表面弾性波)共振子、クリスタル振動子等が使用されるが、いずれの場合も誘導子し、は純粋な誘導値ではなく、コイル以外は、直列共振点付近の誘導性となる領域を利用している。【0009】通常VCOは電源電圧等の理由によりVCOが希望の周波数帯を発振するとき制御電圧 $V_0$ ,が所定の範囲に収まることが要求される。発振周波数 $f_0$ と制御電圧 $V_0$ ,との関係を図15に示す。図において、 $f_0$ ~ $f_1$ は希望する発振周波数の範囲を示し、 $V_0$ ~ $V_0$ はこの発振周波数 $f_1$ ~ $f_1$ 年を発生する時に要求される制御電圧 $V_0$ 1の範囲を示す。すなわち、 $V_0$ 1= $V_0$ 0時 $f_0$ < $f_1$ 1、 $V_0$ 1= $V_1$ 0時 $f_0$ 0号。 $f_1$ 1、 $f_1$ 2、 $f_2$ 3、 $f_3$ 4、 $f_4$ 5、 $f_4$ 5、 $f_4$ 6、 $f_5$ 6、 $f_6$ 7、 $f_7$ 6、 $f_8$ 7、 $f_8$ 7  $f_8$ 7

#### [0010]

【発明が解決しようとする課題】従来のVCO回路は以上のように構成されているため、コンデンサC」、 C2、C3、C4、バリキャップダイオードCv51等のはらつきにより、一定の制御電圧V51の時にVCOの発 20振周波数がばらつき、図15に示す制御電圧V51と発振周波数f。の関係に収るというVCOの性能要求を満たすために、例えば誘導素子L1がマイクロストリップ線路の場合は、マイクロストリップラインの長さの調整、又は、コンデンサC1、C2、C3、C4の容量値を変化させる等の物理的な調整作業が必要なため作業時間が長くなり、更にVCOの製造歩留が低い等の問題があった。

【0011】この発明は上記のような問題点を解消するためになされたもので、第1の目的はVCOの制御電圧 30 V。」と発振周波数 f。の関係の調整を電気的に行なえるVCO回路を提供すること、第2の目的はVCO回路をPLL回路に組み込んだ場合に自動的に制御電圧V。」と発振周波数 f。の関係の調整が行なえるPLL回路を提供することを目的としている。

#### [0012]

【課題を解決するための手段】との発明に係るVC〇回路は、クラップ回路の共振周波数を可変とする第1の電圧可変容量素子とを備えたVC〇回路において、前記クラップ回路の構成要素の一つである誘導素子と直列に接 40続された容量素子に直列又は並列に接続され、前記第1の電圧可変容量素子へ印加する制御電圧と前記クラップ回路の共振周波数との関係のばらつきを調整する調整電圧が印加される第2の電圧可変容量素子を具備するようにしたものである。

【0013】また、次の発明に係るVCO回路は、第2の電圧可変容量素子に調整電圧を印加する直流電圧発生手段を具備するようにしたものである。

【0014】また、次の発明に係るPLL回路は、請求 図12のコンデンサC, に容量調整手段C, を並列に接項第1項に記載のVCO回路と、基準周波数を発信する 50 続したものである。容量調整手段C, は、制御部1より

基準周波数発振器と、前記基準周波数を分周する固定分周器と、前記VCO回路の発振周波数を分周する可変分周器と、この可変分周器により分周された周波数と前記固定分周器により分周された周波数の位相を比較する位相比較器と、この位相比較器の出力を平滑した制御電圧を前記VCO回路の第1の電圧可変容量素子に印加するフィルタと、当該PLL回路とは別に設けられた外部制御装置から指示された前記VCO回路が発振すべき周波数と前記フィルタが出力した制御電圧とを比較して前記VCO回路の第2の電圧可変容量素子に印加すべき調整電圧を出力する調整回路を備え、前記VCO回路の発振周波数を前記外部装置から指示された周波数に近づけるようにしたものである。

【0015】更に、次の発明に係るPLL回路は、調整回路を、VCO回路の発振周波数範囲の中間付近の周波数を発振する場合に、フィルタの出力する制御電圧がVCO回路の制御電圧範囲の中間付近となるように第2の電圧可変容量素子に印加する調整電圧を出力するようにしたものである。

#### 0 [0016]

【作用】この発明におけるVCO回路は、クラップ回路の構成要素の一つである誘導素子と直列に接続された容量素子に直列又は並列に接続され、第1の電圧可変容量素子へ印加する制御電圧とクラップ回路の共振周波数との関係のばらつきを調整する調整電圧が印加される第2の電圧可変容量素子を具備するようにしたので、第2の電圧可変容量素子に印加される調整電圧により、第1の電圧可変容量素子へ印加する制御電圧が変化する。

【0017】また、次の発明におけるVCO回路は、直流電圧発生手段が出力する調整電圧により、第1の電圧可変容量素子へ印加する制御電圧とクラップ回路の共振周波数との関係のばらつきを調整する。

【0018】また、次の発明におけるPLL回路は、外部制御装置から指示されたVCO回路が発振すべき周波数とフィルタが平滑して出力した制御電圧とを比較してVCO回路の第2の電圧可変容量素子に印加すべき調整電圧を出力する調整回路を備えたので、調整回路が出力する調整電圧によりVCO回路の発振周波数は外部装置から指示された周波数に近づくようになる。

0 【0019】更に、次の発明におけるPLL回路は、調整回路が、VCO回路の発振周波数範囲の中間付近の周波数を発振する場合に、フィルタの出力する制御電圧が VCO回路の制御電圧範囲の中間付近となるように第2の電圧可変容量素子に印加する調整電圧を出力する。 【0020】

#### 【実施例】

実施例1.以下、この発明の一実施例を図について説明する。図1はこの実施例のVCO回路を示す。図1は、図12のコンデンサC,に容量調整手段C,を並列に接続したものである。容量調整手段C,は、制御部1より

出力されるデータにより所定の直流の調整電圧Vってを出 力するD/Aコンバータ2、D/Aコンバータ2の出力 ノイズを低減するための抵抗R。、コンデンサC。によ り構成された直流電源、この直流電源をコンデンサC。 に並列につながれたコンデンサC、及び上記直流電源と バリキャップダイオードCvoxの可変容量部をインピー ダンス的に分離するためのコイルし。より成る。

\*【0021】また、図1の回路の発振に主に寄与する部 分を取り出すと図2のようになる。更に、図2の共振回 路のみを取り出すと図3のようになる。したがって、図 1のVCO回路の発振周波数f。はおおむね数3で表す ことができる。

[0022]

【数3】

$$f_{0} = \frac{1}{2\pi\sqrt{L_{1} C}}$$

$$ZZCC C = \frac{1}{\frac{1}{C_{1}} + \frac{1}{C_{2}} + \frac{1}{C_{3} + C_{32}}} + \frac{1}{\frac{1}{C_{4}} + \frac{1}{C_{VD_{1}}}}$$

$$C_{32} = \frac{1}{\frac{1}{C_{5}} + \frac{1}{C_{VD_{2}}}}$$

【0023】数3において、制御電圧V。1を固定して調 整電圧V。2のみを変化するとf。の変化は、図4のよう 20 になる。

【0024】ととで、調整電圧V10の値をV1、V1。. V。とした時のバリキャップダイオードCvox の値をC voza, Cvoza, Cvozc、数3に示すCの値をCa, C 。, Cc、 この時の発振周波数 f 。の値を f 。,, f 。。, focとすると、Vx >Vs >Vc ならばCvozx < Cvozs <CvozcとなるからC、<C。<Ccとなり、調整電圧 V<sub>2</sub>の値V<sub>A</sub>, V<sub>B</sub>, V<sub>C</sub> に対応する発振周波数はf<sub>2</sub>A >fog>focとなる。したがって、調整電圧V,,V 。, V。をパラメータとして制御電圧V。1を変化させる と、制御電圧V<sub>11</sub>と発振周波数f<sub>2</sub>の関係は図5のよう になる。すなわち、図3に示すクラップ回路型VCO回 路のC<sub>1</sub>~C<sub>2</sub>に並列にバリキャップダイオードC<sub>vol</sub> を接続し、このバリキャップダイオードCvaz に印加す る調整電圧Ⅴ₀₂を変化すると、制御電圧Ⅴ₀₁と発振周波 数 f 。の関係は図5に示すようにほぼ平行移動する。

【0025】上述のようにVCO回路を構成すると、発 振部分を構成する部品のばらつきによる制御電圧V。」と 発振周波数f。の関係のばらつきをバリキャップダイオ ードCvoxに印加する調整電圧Voxにより調整すること が出来る。例えば図6でVCOに要求される性能がV。」  $=V_{L}$  のときf。 $< f_{L}$  、 $V_{D1} = V_{H}$  のときf。 $> f_{1}$ なるとき曲線4を目標として設計を行ったが部品ばらつ きにより要求仕様を満たさない曲線4、5のVCOが出 来た時、曲線4の場合 V。2を大きくすれば曲線3に近づ き、曲線5の場合V,を小さくすれば曲線3に近づく。 V, は、制御部1よりD/Aコンパータ2に入力される データにより決定されるので、物理的な作業による周波 数調整を行なわずに、ソフトウェアの変更のみで周波数 調整が行なえる。このとき調整後のD/Aコンバータ2 50 のとなる調整電圧V。」を求めておき、VCOにその調整

の入力データは、当然制御部内メモリに記憶されていな ければならない。

【0026】また、VCO回路を上述の構成とすること により調整電圧Voxを変化すると制御電圧Voxと発振周 波数 f。がほぼ平行移動するので、VCO回路の制御が 容易となり、自動制御を行う場合に、発振周波数f。の 収束時間が変化しない等の効果がある。

【0027】実施例2.次に、バリキャップダイオード CvozをコンデンサC,に直列に接続した実施例につい て説明する。図7にこの実施例のVC〇回路を示す。図 において、Cvo, はバリキャップダイオードでコンデン サC,に直列に接続され、調整電圧Voxはバリキャップ CvozとコンデンサC,の間に印加されている。との構 成において、調整電圧Vいを変えることにより、バリキ ャップCvozの値が変化し、共振回路の容量値が変るの で、実施例1の場合と同様に制御電圧V ... と発振周波数 f。の関係を図5のように平行移動することができ、同 様の効果を奏する。また、この実施例ではバリキャップ Cvo, をコンデンサC, に直列に接続したので図1に示 すコンデンサC、が不要となり、コンデンサの個数を減 ずることができる。

【0028】実施例3.実施例1及び実施例2ではVC 〇回路に制御部1及びD/Aコンバータ2を備えたもの について説明したが、この実施例ではこれらの部分を取 り去ったものについて説明する。図8はこの実施例の一 例を示すVCO回路図である。図8は図7から制御部 1、D/Aコンバータ2及び抵抗R。を取り去ったもの であり、6は制御電圧V。1を印加するコントロール端 子、7は調整電圧V。」を印加する調整端子である。この VCO回路ではこの回路のライン試験時に制御電圧V<sub>01</sub> と発振周波数f。の関係を確認し、この関係が所定のも

電圧V。、の値を表示し、VCOを他の機器に組込む時点 で、他の電源から表示された調整電圧V。」を印加するよ うにしても、VCOは所要の性能を発揮することができ る。

【0029】実施例4. 実施例1及び実施例2ではコン デンサC, にバリキャップダイオードCvo, を直列又は 並列に接続した例について説明したが、クラップ回路形 VC〇は図13及び図14のように示すことができるも のであるので、図14に示す誘導素子し、に直列に接続 されたコンデンサC, 又はコンデンサC, にバリキャッ プダイオードCvoxを直列又は並列に接続し、実施例 1,2及び3と同様の調整をすることが可能である。図 9はこの実施例のVC○回路図の一例を示すもので、図 中、図8と同一符号は同一又は相当部分を示す。図にお いて、バリキャップダイオードCvox はコンデンサCx に直列に接続され、バリキャップダイオードCvo2 とコ ンデンサC1の間に調整端子8より調整電圧V03が印加 され、制御電圧V。、と発振周波数f。との関係が調整さ れるようになっている。図9の構成はバリキャップダイ オードCvo2 をコンデンサC1 に直列に接続した例を示 20 したが、コンデンサC,、コンデンサC, にバリキャッ ブダイオードCvox を直接又は並列に接続しても実施例 1~3と同様な効果を奏する。

【0030】尚、実施例1.2.3.4は何れもクラッ プ回路型のVCO回路に対してのものであるが、LC共 振子を有するVC〇回路の共振子の構成要素である任意 のコンデンサに、電圧可変型容量素子を直列もしくは並 列に備え、前記電圧可変型容量素子に一定の直流電圧を 印加することにより、実施例1,2,3,4と同様に周 波数の調整を行うことができる。

【0031】実施例5.次に、との発明のVCO回路を 備えたPLL回路の一実施例を説明する。図10は、こ の発明のVCO回路を備えたPLL回路の構成図であ る。図において、10は基準周波数f,を出力する発振 器TCXO、11は固定分周器、12は位相比較器F D、13は例えば図8に示したVCO回路、14はVC 〇回路13の発振周波数f。を1/Nに分周するプログ ラマブル分周器、15は位相比較器12の出力電圧を平 滑し制御電圧Vorを出力するローバスフィルタLPF、 16は当該PLL回路とは別に設けられて制御電圧V。1 をアナログ・デジタル変換するA/D変換器、17は当 該PLL回路とは別に設けられてCPU18に発振周波 数 f 。を出力するように指令する制御部、19はVCO 回路13の制御電圧V。」と発振周波数f。の関係が所定 の関係となる調整電圧V。このデジタル値を記憶したメモ リー、20はメモリー19に記憶された調整電圧V。2を デジタル・アナログ変換するD/A変換器であり、調整 電圧Vロスをを出力する調整回路はCPU18、メモリー 19及びD/A変換器20から構成されている。

から出力された基準波 f, は固定分周器 1 1 で分周され f, となり位相比較器12に入力される。VCO回路1 3の発振周波数 f。はプログラマブル分周器 1 4 で 1/ Nに分周されf, となり位相比較器12に入力される。 f, とf。は位相比較器12にて位相比較され位相差に 応じたパルスが出力され(f, >f。のとき正電圧、f r < f。のときGND電圧、f r = f のときOPE N) ローパスフィルタ15にて平滑され制御電圧V<sub>01</sub>が VC〇回路13の図8に示すコントロール端子6に印加 される。ここで、Voiが大なるときf。は大となりVoi が小なるときf。は小となる。このように構成された系 は、系が安定したときf。=N×f,の関係になる。 【0033】ここでPLL回路がPLLシンセサイザー として例えば、図15に示すように、発振周波数f。の 領域f<sub>L</sub> ~f<sub>m</sub> と制御電圧V<sub>o</sub>nの範囲V<sub>L</sub> ~V<sub>m</sub> が、V  $_{01} = V_{L} O$   $\geq f_{0} < f_{L} \setminus V_{01} = V_{H} O$   $\geq f_{0} > f$ "の性能が要求されるとする。このときVCO回路13 に指令された発振周波数fwをfcとfmの中間近辺の 周波数、 $V_{\mathbf{u}} = (V_{\mathbf{v}} + V_{\mathbf{v}}) / 2 とすると、CCで制$ 御部17よりCPU18に対し発振周波数f 。を発振す るように命令を出すとともに、A/D変換器16より制 御部17にフィードバックされた制御電圧 V 51を出力す る。次に、CPU18はV。1 > Vu のときは、調整電  $EV_{0,1}$ を大きく、 $V_{0,1}$  <  $V_{u}$  のときは、調整電圧 $V_{0,1}$ を 小さくするようにして制御電圧Vo1がVu の近く(Vu  $-\Delta V < V_{01} < V_{\parallel} + \Delta V$ ) になるようにし、そのとき のD/A変換器20のデジタル値をメモリ19内に常駐 させる。このようにして調整電圧V。この値を一定になら しめた場合、発振周波数f。の領域f<sub>2</sub>~f<sub>4</sub>と制御電 30 圧V。1の範囲V、~V,の関係が互いに中間近辺の値を 基準に設定され、VCO回路13は制御電圧V.,,に対し て所定の周波数 f。を発振するようになるので、上記性 能要求に対しVC〇回路13の製造歩留が最も良くなる と共に、PLL回路の要求性能をも満足することができ

【0034】上述したように、外部装置として、専用の 制御部17及びA/D変換器16を設け、PLL回路が 備えるCPU18に制御部17より指示された発振周波 数f』に対して制御電圧V。1がV』に近づくような調整 電圧V。、を出力する調整用のソフトウエアを用意してお くにより、制御電圧Volと発振周波数f。の関係を容易 に調整することができる。

[0035]

【発明の効果】以上のように、この発明によれば、VC ○回路を、クラップ回路の構成要素の一つである誘導素 子と直列に接続された容量素子に直列又は並列に接続さ れ、第1の電圧可変容量素子へ印加する制御電圧とクラ ップ回路の共振周波数との関係のばらつきを調整する調 整電圧が印加される第2の電圧可変容量素子を具備する 【0032】次に、動作について説明する。発振器10~50~ようにしたので、第2の電圧可変容量素子に印加される

9

調整電圧により、第1の電圧可変容量素子へ印加する制 御電圧を電気的に調整することが可能となり、クラップ 回路を構成する素子の調整又は交換などの作業を廃止で きると共に、VCO回路の製造歩留を向上することがで きる効果がある。

【0036】また、次の発明によれば、VCO回路を、直流電圧発生手段が出力する調整電圧により、第1の電圧可変容量素子へ印加する制御電圧とクラップ回路の共振周波数との関係のばらつきを調整するようにすると、第1の電圧可変容量素子へ印加する制御電圧のクラップ 10回路の共振周波数との関係のばらつきを事前調整できる効果がある。

【0037】また、次の発明によれば、PLL回路を、外部制御装置から指示されたVCO回路が発振すべき周波数とフィルタが平滑して出力した制御電圧とを比較してVCO回路の第2の電圧可変容量素子に印加すべき調整電圧を出力する調整回路を備えたので、調整回路が出力する調整電圧によりVCO回路の発振周波数は外部装置から指示された周波数に近づくようにすると、PLL回路はVCO回路の制御電圧が所定値に納まるように第202の電圧可変容量素子に印加する調整電圧を出力するようになり、VCO回路の制御電圧とクラップ回路の共振周波数との関係のばらつきを自動的に調整するので、調整作業が短縮できると共に、VCO回路の製造歩留を向上することができる効果がある。

【0038】更に、次の発明によれば、PLL回路を、調整回路が、VCO回路の発振周波数範囲の中間付近の周波数を発振する場合に、フィルタの出力する制御電圧がVCO回路の制御電圧範囲の中間付近となるように第2の電圧可変容量素子に印加する調整電圧を出力するよ30分にすると、更に、VCO回路の製造歩留を向上することができる効果がある。

【図面の簡単な説明】

\*【図1】この発明の実施例1のVCO回路図である。

【図2】との発明の実施例1のVCO回路の発振部分を 示す等価回路図である。

10

【図3】この発明の実施例1のVCO回路の共振回路部 分を示す回路図である。

【図4】この発明の実施例1のVC〇回路の調整電圧と 発振周波数の関係を示す説明図である。

【図5】との発明の実施例1のVCO回路の調整電圧に対する制御電圧と発振周波数の関係を示す説明図。

10 【図6】この発明の実施例1のVCO回路の調整電圧に 対する制御電圧と発振周波数の関係の調整方法を示す説明図。

【図7】この発明の実施例2のVCO回路図である。

【図8】この発明の実施例3のVCO回路図である。

【図9】 この発明の実施例4のVCO回路図である。

【図10】との発明の実施例6のPLL回路図である。

【図 1 1 】 この発明及び従来のVC〇回路を説明するクラップ回路図である。

【図12】従来のVC〇回路図である。


20 【図13】従来のVCO回路の発振部分を示す等価回路 図である。

【図14】従来のVC〇回路の共振部分を示す等価回路 図である。

【図15】この発明及び従来のVCO回路の制御電圧と 発振周波数の関係を示す説明図である。

#### 【符号の説明】

1 制御部、2 D/Aコンバータ、10 発振器、1 1 固定分周器、12位相比較器、13 VCO回路、 14 プログラマブル分周器、15 ローパスフィルタ、16 A/D変換器、17 制御部、18 CP U、19 メモリー、20 D/A変換器、C<sub>1</sub> ~C<sub>4</sub> コンデンサ、C<sub>vox</sub> バリキャップダイオード、L<sub>1</sub> 誘導性素子、V<sub>01</sub> 制御電圧、V<sub>02</sub> 調整電圧。



\*

